Za radio tehniku je vrlo bitno da oscilator bude sto je moguce nizeg shuma jer sve njegove anomalije u radu se kasnije direktno cuju (demodulisu) u signalu.
Takodje nije bas bezazleno napraviti dobar PLL, te VCO, divider, fazni komparator, charge pump, FB filter itd ...
PLL-ovi po MCU-imani i nisu nekog kvaliteta (FPGA nisam probao), ali ovo sto sam vidjao do sad je skoro neupotrebljivo za radio tehniku. Dovoljno je jedan jedini clock da "sheta" (produzi ili skrati periodu) i to se kasnije sve cuje.
Video sam cak npr na RPi, kao imaju PLL i da bi napravili tamo neku freq treba im npr 3.25 deljenje.
E sad, niti je 3 niti je 4 clocka-a, oni "ladno" generisu malo sa 3 clocka pa malo sa 4 clocka (75% vs 25%) i "average" toga bude 3.25 ali to nema pojma, ovo shetanje sa 3 na 4 clocka se tako "lepo" posle cuje u prijemnog signalu :)
RPi radi interno jos na 500+ MHz pa je shetanje svega +/- 200ns (toliko ispada jitter), zamislite tek 8bitne PIC i slicne mukice :)
Kod "ozbiljnih" oscilatora za radio tehniku se juri jitter u piko i femto sekundama i zavisno od potrebe gleda se onaj deo spektra koji je vezan za demodulacioni BW, za CW, LSB i USB modulacije je to obicno 100Hz do 3KHz, tu mora da bude sto je moguce "tisi".
Primera radi, ako bi neki oscilator od 10MHz "jiterovao" brzinom od 100kHz iz bilo kog razloga u ovom slucaju prakticno nebi smetao prijemnom BW od 0.1 - 3kHz, kapito? Ako bi pak mnogo amplitudno jiterovao tom brzinom onda bi poceo delom da smeta i ovom malom pocetnom BW.
Kod nekih novih modela PLL-ova, za VCO upravljanje koriste DSP interni procesor pa onda mogu da steluju BW FB petlje i tako da uticu direktno na shum, recimo "izmeste" ga negde tamo van opsega interesa. To su bas zahtevni oscilatori, za GSM i slicne primene i takvo jedno chipce (Silicon Labs) kosta neverovatnih 200-500$ :)
[Ovu poruku je menjao mikikg dana 29.11.2014. u 14:56 GMT+1]